Altera StratixIVGX FPGA

Autor:

Altera Corporation

Přisuzování:

Obrázek je označen jako „Vyžadováno uvedení zdroje“ (Attribution Required), ale nebyly uvedeny žádné informace o přiřazení. Při použití šablony MediaWiki pro licence CC-BY byl pravděpodobně parametr atribuce vynechán. Autoři zde mohou najít příklad pro správné použití šablon.

Shortlink:

https://czwiki.cz/b/a836b

Zdroj:

Wikimedia Commons

Formát:

504 x 337 Pixel (88329 Bytes)

Popis:

Altera Stratix IV EP4SGX230 FPGA on a PCB

Komentář k Licence:

PD-user-en\olmaltr

Licence:

CC BY 3.0

Credit:

Altera Corporation

Sdílet obrázek:

         

Více informací o licenci na obrázek naleznete zde. Poslední aktualizace: Thu, 15 Aug 2024 02:20:20 GMT

Relevantní články

Programovatelná hradlová pole je v elektronice typ logického integrovaného obvodu, který je vyroben tak, aby mohl být naprogramován až u zákazníka. Obsahuje pole programovatelných logických obvodů (PLD), logických bloků, umožňuje je navzájem propojit a tím vytvořit takřka libovolné číslicové zařízení. Tím se odlišuje od zákaznických integrovaných obvodů (ASIC), jejichž funkce je dána již při výrobě. .. pokračovat ve čtení